2026년 4월 23일 · Unknown · financial · 출처 Yahoo Finance
AI 기반 디지털·아날로그·검증 플로우와 광범위한 IP 솔루션이 TSMC 첨단 공정에서 탁월한 결과 품질 제공
TSMC N2P에서 업계 최초 저전력 M-PHY v6.0 IP 실리콘 성공적 기동, 64G UCIe IP 테이프아웃 및 224G IP로 차세대 AI 시스템 개발 가속화
TSMC 첨단 노드 전반에서 AI 기반 디지털·아날로그·검증 플로우 및 전력 무결성 플랫폼 협력 지속, 최적화된 결과 품질 제공
Synopsys Fusion Compiler의 에이전트 기반 실행 지원 협력으로 TSMC NanoFlex™ Pro 아키텍처 적용 TSMC A14에서 PPA 및 설계 생산성 향상
Synopsys 3DIC Compiler 플랫폼, 5.5배 레티클 인터포저 크기의 TSMC CoWoS® 기술에 생산성 개선 제공, 효율적 3D 멀티다이 설계 가능
COUPE용 멀티피직스 설계 지원으로 차세대 공동 패키징 광학 기술 뒷받침
캘리포니아 서니베일, 2026년 4월 22일 /PRNewswire/ -- 시놉시스(나스닥: SNPS)는 오늘 TSMC 3nm 및 2nm 제품군, Super Power Rail을 갖춘 A16™, A14를 포함한 TSMC의 가장 첨단 공정 및 패키징 기술 노드 전반에 걸쳐 실리콘 검증 IP, AI 기반 EDA 플로우 및 시스템 수준 지원 분야의 주요 진전을 발표했습니다.
지능형 디지털·아날로그·검증 플로우 통합, 첨단 3D 멀티다이 설계 및 광학-전기 설계 역량을 통해 시놉시스는 엔지니어들이 멀티피직스 결과 품질을 개선하고 점점 더 복잡해지는 AI 및 고성능 컴퓨팅 설계를 위한 실리콘에서 시스템에 이르는 개발 주기를 가속화할 수 있도록 지원합니다.
시놉시스 수석 부사장 마이클 뷔흘러-가르시아는 "TSMC의 가장 첨단 공정 및 패키징 기술이 AI 및 자율 시스템 분야에서 성능, 대역폭, 에너지 효율성의 새로운 지평을 열고 있습니다"라며 "우리의 깊은 협력을 통해 시놉시스는 AI 주도 설계 플로우, 첨단 멀티피직스 사인오프, 검증된 인터페이스 및 파운데이션 IP 포트폴리오를 제공함으로써 공동 고객들이 차세대 혁신을 실현할 수 있도록 지원하고 있습니다"라고 말했습니다.